Publicado: mayo 26, 2026, 3:00 am
La fuente de la noticia es https://www.20minutos.es/tecnologia/fabricantes/huawei-desafia-limites-industria-semiconductores-innovadora-ley-tau_6975005_0.html
La industria de los semiconductores se ha guiado por la llamada Ley de Moore durante décadas, siendo una teoría formulada en 1965 por el ingeniero Gordon Moore que sostiene que el número de transistores en un chip y su potencia se duplican aproximadamente cada dos años mientras se reducen costes y tamaño.
Esta tendencia impulsó la evolución de ordenadores, móviles y centros de datos, pero empieza a mostrar determinados límites económicos y físicos. Básicamente, a medida que los transistores se acercan a dimensiones medidas en apenas unos átomos, seguir reduciendo su tamaño se ha vuelto cada vez más complejo y costoso. Por lo tanto, ante este escenario, HUAWEI ha presentado una alternativa propia para continuar aumentando el rendimiento de los chips sin depender exclusivamente de la miniaturización tradicional.
La agencia Reuters informa que, dentro del marco del evento Simposio Internacional de Circuitos y Sistemas IEEE 2026 (Shanghái, China), HUAWEI ha dado a conocer la denominada ‘Ley de Escala Tau’, siendo un nuevo principio para semiconductores que puede guiar el desarrollo de chips a medida.
¿Qué plantea HUAWEI?
En lugar de centrarse únicamente en fabricar transistores más pequeños, el planteamiento de HUAWEI apuesta por reducir el tiempo que tardan los datos y señales en desplazarse dentro del chip y entre distintos sistemas de computación. Por ende, para llevar esta idea a cabo, el fabricante ha desarrollado una arquitectura llamada ‘LogicFolding’, basada en la reorganización y apilamiento de circuitos para mejorar la eficiencia del procesamiento y reducir el tamaño físico de los componentes mediante la optimización arquitectónica y el flujo de datos.
En el evento Simposio Internacional de Circuitos y Sistemas IEEE 2026, HUAWEI ha asegurado que este enfoque permitirá desarrollar chips con una densidad de transistores equivalente a los 1,4 nanómetros para 2031, siendo una referencia que marcaría la próxima frontera de la industria y en la que también trabajan fabricantes como TSMC, aunque mediante procesos tradicionales de litografía avanzada.
En este sentido, He Hui, director de investigación de semiconductores en Omdia, afirma a Reuters que «lo que propone HUAWEI es un cambio de la escalabilidad tradicional basada en nodos a una escalabilidad de eficiencia a nivel de sistema»: «En lugar de depender únicamente de transistores más pequeños, la empresa se está centrando en acortar las interconexiones, reducir la latencia y mejorar el movimiento de datos dentro del chip, lo que constituye una forma viable de obtener un mayor rendimiento cuando la litografía de vanguardia está limitada».
¿Qué chips serán los primeros en probar dicha tecnología?
Según Reuters, HUAWEI utilizará esta tecnología en su última generación de chips Kirin para móviles, cuyo lanzamiento está previsto para finales de año. Además, la tecnología LogicFolding se aplicará a los chips Ascend para 2030, así como a grandes clústeres de IA compuestos por cientos o miles de chips que alimentan los centros de datos.
Por otro lado, cabe mencionar que, en los últimos años, HiSilicon, la filial de chips de HUAWEI, ha diseñado y producido 381 chips que están basados en la ‘Ley de Escala Tau’ para usarse en la industria móvil y la computación de IA.
No cabe duda que este movimiento de HUAWEI refleja un debate creciente en el sector: si la ley de Moore está llegando a su techo, el futuro de los chips podría depender menos de hacerlos más pequeños y más de diseñarlos de forma diferente.
