Publicado: junio 27, 2026, 5:24 am
Durante más de seis décadas, la industria de los semiconductores ha conseguido mejorar los ordenadores, los móviles y prácticamente cualquier dispositivo electrónico siguiendo una receta aparentemente sencilla: fabricar transistores cada vez más pequeños y colocar una cantidad mayor dentro de cada chip. El problema es que, cuando las dimensiones empiezan a acercarse a la escala de los átomos, continuar encogiéndolos resulta mucho más complicado.
IBM cree haber encontrado una salida. La compañía ha presentado hoy la que define como la primera tecnología de chips del mundo por debajo de un nanómetro, desarrollada sobre un nodo de 0,7 nanómetros, también denominado nodo de 7 ångströms.
El avance permite concentrar casi 100.000 millones de transistores en un chip con una superficie similar a la de una uña. Es aproximadamente el doble de densidad que la tecnología de 2 nanómetros que IBM mostró en 2021 y podría abrir la puerta a dispositivos más potentes, centros de datos más eficientes y aceleradores de inteligencia artificial capaces de procesar más información sin elevar el consumo en la misma proporción.
Sin embargo, el verdadero salto no está únicamente en haber reducido el nodo. Para superar las limitaciones físicas de los chips actuales, los investigadores de IBM han cambiado la manera en la que se colocan sus componentes.
Cuando hacer los chips más pequeños ya no basta
Hasta ahora, la industria ha mejorado la densidad de los procesadores distribuyendo sus transistores sobre una superficie y reduciendo progresivamente el espacio que ocupan. La nueva arquitectura NanoStack de IBM introduce también una tercera dimensión: la altura.
La idea se puede comparar con la transformación de una ciudad. Cuando ya no queda terreno suficiente para seguir construyendo viviendas en horizontal, la solución es levantar edificios de varias plantas. IBM aplica un principio parecido al apilar verticalmente dos capas de transistores de tipo nanosheet.
Las capas no están colocadas exactamente una encima de otra, sino ligeramente desplazadas. Este diseño escalonado permite acceder de forma independiente a los transistores superiores e inferiores para enviarles señales y suministrarles energía, aprovechando mejor el espacio disponible.
Las dos capas también se fabrican y optimizan por separado antes de unirse mediante una fina película de material dieléctrico. De este modo, los investigadores pueden utilizar distintas combinaciones de materiales en cada nivel y adaptar el rendimiento y el consumo de cada tipo de transistor.
“Con nuestra nueva arquitectura NanoStack no nos limitamos a hacer transistores más pequeños, sino que estamos reinventando cómo se construyen los chips”, explica Jay Gambetta, director de IBM Research e IBM Fellow.
IBM considera que esta arquitectura podría sostener varias generaciones de semiconductores durante la próxima década, desde el actual nodo de 7 ångströms hasta diseños futuros de 5, 3 o incluso un ångström.
Hasta un 50 % más de rendimiento o un 70 % menos de consumo
Las proyecciones publicadas por los investigadores de IBM estiman que NanoStack podría ofrecer hasta un 50 % más de rendimiento que su tecnología de 2 nanómetros manteniendo un consumo similar. Los fabricantes también podrían utilizar la mejora en sentido contrario: conservar un rendimiento comparable y reducir el gasto energético hasta un 70 %.
No son dos ventajas que necesariamente vayan a obtenerse a la vez. Cada fabricante tendría que decidir si orienta el diseño hacia una mayor potencia, una eficiencia superior o un punto intermedio entre ambas.
Esta flexibilidad podría resultar especialmente relevante en un momento en el que la inteligencia artificial está elevando la demanda de capacidad de cálculo y el consumo eléctrico de los centros de datos. Los futuros chips podrían ejecutar cargas de trabajo más exigentes sin que la energía necesaria para alimentarlos y refrigerarlos aumente al mismo ritmo.
“Todo el mundo quiere más rendimiento para la inteligencia artificial, pero nadie quiere pagar la factura eléctrica que implica”, resumió Huiming Bu, vicepresidente de I+D Global de Semiconductores en IBM Research, durante la presentación previa del proyecto.
La arquitectura no está limitada a un único tipo de procesador. IBM plantea su posible utilización en CPU, GPU, chips para dispositivos móviles, aceleradores de inteligencia artificial y otros circuitos especializados. Su diseño permitiría, además, realizar modificaciones específicas para las necesidades de cada aplicación.
Para los usuarios, este tipo de avances podría traducirse en ordenadores y móviles capaces de realizar tareas más complejas, una mayor autonomía de la batería o dispositivos que ejecuten más funciones de inteligencia artificial localmente, sin tener que enviar continuamente los datos a la nube.
Más memoria rápida para los chips de inteligencia artificial
Junto con la nueva arquitectura de transistores, IBM ha presentado resultados relacionados con la memoria SRAM, un tipo de memoria muy rápida que se integra dentro de los procesadores y se utiliza habitualmente para construir sus cachés.
Los investigadores han logrado reducir en más de un 40 % la altura de las celdas de esta memoria frente a los diseños avanzados sin apilamiento. Esto permitiría introducir una mayor cantidad de SRAM en el mismo espacio, un aspecto especialmente importante para los procesadores destinados a inteligencia artificial y computación de alto rendimiento.
La memoria SRAM actúa como una pequeña despensa situada junto a las unidades de cálculo. Cuantos más datos pueda almacenar el procesador cerca de ellas, menos veces tendrá que desplazarlos desde memorias externas, una operación que consume tiempo y energía.
El movimiento de datos se ha convertido en uno de los grandes cuellos de botella de la IA. Los modelos actuales necesitan trasladar constantemente enormes volúmenes de información entre la memoria y las unidades que realizan las operaciones. Aumentar la capacidad de las cachés podría ayudar a reducir esos recorridos y mejorar la eficiencia global de los sistemas.
Según IBM, el escalado conseguido en SRAM representa un salto que la industria no había visto en más de una década.
Los 0,7 nanómetros no son el tamaño literal de los transistores
Como aclaración, conviene señalar que el nombre del nodo puede llevar a pensar que cada transistor mide exactamente 0,7 nanómetros, pero ya no existe una relación directa entre estas denominaciones y una dimensión física concreta.
En la industria actual, términos como 3, 2 o 0,7 nanómetros identifican principalmente una generación tecnológica y permiten comparar la densidad, el rendimiento y la eficiencia de distintos procesos de fabricación.
En el prototipo de NanoStack mostrado por IBM, cada transistor está formado por tres láminas de silicio de unos 5 nanómetros de grosor, aproximadamente el equivalente a 15 átomos. La separación entre ellas es de alrededor de 9 nanómetros. Los 0,7 nanómetros hacen referencia, por tanto, al nodo tecnológico y no a una regla con la que pueda medirse directamente cada componente.
Una tecnología que todavía tardará en llegar
El anuncio tampoco significa que el próximo móvil o portátil vaya a incorporar inmediatamente un procesador de 0,7 nanómetros. NanoStack es por ahora una tecnología desarrollada y validada en los laboratorios de IBM Research en Albany, Nueva York.
Los investigadores han demostrado que la arquitectura puede construirse físicamente y han fabricado prototipos funcionales. Sin embargo, todavía quedan importantes desafíos antes de poder fabricar estos chips a gran escala. Entre ellos se encuentran el control del calor generado por las capas superpuestas, la precisión necesaria para alinear sus componentes y la adaptación de los procesos industriales.
La fabricación utilizará previsiblemente sistemas de litografía ultravioleta extrema de alta apertura numérica, conocidos como High NA EUV. Estas máquinas permiten imprimir estructuras más pequeñas y precisas sobre las obleas, aunque también son extremadamente complejas y costosas.
IBM calcula que las primeras aplicaciones comerciales de NanoStack podrían comenzar a producirse dentro de unos cinco años como muy pronto. La empresa todavía no ha explicado qué fabricantes se encargarían de industrializar la tecnología ni si llegará al mercado mediante acuerdos de licencia con otras compañías.
No estamos, por lo tanto, ante un procesador que pueda comprarse hoy, sino ante una propuesta sobre cómo podrían fabricarse los chips de la próxima década.
